鐵電存儲(chǔ)器基本架構(gòu)

鐵電存儲(chǔ)器的核心是鐵電存儲(chǔ)單元，我們鐵電存儲(chǔ)器的絕大部分電路都是圍繞著存儲(chǔ)單元來設(shè)計(jì)的。而鐵電存儲(chǔ)器除了存儲(chǔ)單元組成的存儲(chǔ)陣列外，一般還包括以下幾個(gè)模塊：譯碼電路、控制邏輯電路、靈敏放大器模塊、ECC 模塊、數(shù)據(jù)通路、地址通路等。下面將結(jié)合圖 2-7 說明各個(gè)模塊的作用。

譯碼電路是任何存儲(chǔ)芯片都必須的一種電路結(jié)構(gòu)，它用于將每一個(gè)地址變成One-hot（一位有效）的控制信號(hào)來控制存儲(chǔ)單元。由于存儲(chǔ)單元在陣列中呈矩形陣列式排布，必須有一個(gè)譯碼模塊來將存儲(chǔ)單元進(jìn)行定位，目的是讓外部控制邏輯，如靈敏放大器等，來對(duì)存儲(chǔ)單元進(jìn)行讀寫操作。譯碼模塊一般分為行譯碼和列譯碼，分別對(duì)應(yīng)矩形存儲(chǔ)陣列的行和列。外部地址傳導(dǎo)到行譯碼器和列譯碼器后，兩個(gè)譯碼模塊都將輸出一個(gè) One-hot 的信號(hào)連接到存儲(chǔ)陣列，這兩根信號(hào)相交叉的點(diǎn)即是外部電路需要進(jìn)行讀寫操作的存儲(chǔ)單元。

靈敏放大器電路的目的是將存儲(chǔ)陣列中讀出的數(shù)據(jù)的電壓進(jìn)行放大。在前文中對(duì)存儲(chǔ)單元讀寫時(shí)序的介紹中我們?到，在讀出數(shù)據(jù)時(shí)，我們需要給存儲(chǔ)單元施加 PL 脈沖，同時(shí)使 WL 變?yōu)楦唠娖?，從而使鐵電電容在位線上釋放電荷，釋放電荷后位線上便會(huì)產(chǎn)生電壓。位線上產(chǎn)生的電壓有兩個(gè)特點(diǎn)，一是兩根互補(bǔ)的位線上的電壓有一定的差距，一根位線上的電壓會(huì)比另一根位線上的高；二是兩根位線上的電壓都不是全擺幅，高電壓的位線電壓達(dá)不到電源電壓，低電壓的位線電壓也大于 0。而存儲(chǔ)器的外圍電路，如數(shù)據(jù)鎖存、ECC 等，都是數(shù)字邏輯，只能識(shí)別電源電壓或接地電壓。所以我們需要在存儲(chǔ)陣列和外圍數(shù)字邏輯之間加入一個(gè)靈敏放大器，用于將兩根位線上的電壓放大到全擺幅，放大過后再輸出到外圍的數(shù)字邏輯電路。

ECC 電路全稱為錯(cuò)誤檢查修正（Error Correct Code）電路，它用于對(duì)存儲(chǔ)數(shù)據(jù)的檢查和修正。ECC 修正存儲(chǔ)數(shù)據(jù)錯(cuò)誤的方法是在存儲(chǔ)器中添加一些冗余單元，然后將 ECC 編碼譯碼電路放在存儲(chǔ)器的數(shù)據(jù)通路上，對(duì)數(shù)據(jù)進(jìn)行ECCs 的編碼譯碼設(shè)計(jì)。當(dāng)存儲(chǔ)器存入 k 位數(shù)據(jù)時(shí)，數(shù)據(jù)便會(huì)經(jīng)過 ECC 編碼電路，編碼電路會(huì)將 k 位數(shù)據(jù)編碼得到n 位碼字，再將 n 位碼字存儲(chǔ)到冗余的陣列之中。如果存儲(chǔ)的數(shù)據(jù)有任何一位發(fā)生錯(cuò)誤，則在讀取數(shù)據(jù)時(shí)，讀出的數(shù)據(jù)會(huì)經(jīng)過 ECC 譯碼電路，譯碼器會(huì)將錯(cuò)誤進(jìn)行修正，恢復(fù)正確的 k 位數(shù)據(jù)。具體到本文的存儲(chǔ)器設(shè)計(jì)，k 為32，n 為 6。

控制邏輯模塊的作用顧名思義，就是控制電路中其余各個(gè)模塊的正常工作。具體來說就是，控制邏輯模塊會(huì)接收來自芯片外部的控制信號(hào)，如片選信號(hào)、寫使能信號(hào)、讀使能信號(hào)等，根據(jù)外部信號(hào)的行為，產(chǎn)生一定的時(shí)序邏輯信號(hào)，并輸出到電路中的其余模塊中，如靈敏放大器、數(shù)據(jù)鎖存、地址鎖存等，以控制其他模塊的工作?？刂七壿嬆K是存儲(chǔ)器能正常工作的核心模塊，只有在這個(gè)模塊輸出的信號(hào)控制之下，其他模塊才能正常的互相協(xié)作運(yùn)行。

數(shù)據(jù)通路和地址通路的作用可以理解為暫存數(shù)據(jù)和地址。對(duì)于數(shù)據(jù)通路而言，芯片外部想要寫入存儲(chǔ)陣列的數(shù)據(jù)需要入緩存等待，等待的原因有以下幾點(diǎn)：一是我們不一定會(huì)將每一次外部寫入的數(shù)據(jù)都單獨(dú)寫入存儲(chǔ)陣列，我們有可能需要等待外部連續(xù)寫入幾組數(shù)據(jù)后，再將數(shù)據(jù)鎖存中的數(shù)據(jù)一次性寫入存儲(chǔ)陣列；二是由于 ECC 電路的存在，我們每次將數(shù)據(jù)寫入存儲(chǔ)陣列前，都需要將存儲(chǔ)陣列中的數(shù)據(jù)讀取出來，然后把新數(shù)據(jù)存入后重新讓 ECC 模塊進(jìn)行編碼，然后才能再將數(shù)據(jù)寫入存儲(chǔ)陣列；三是控制邏輯模塊是控制數(shù)據(jù)寫入存儲(chǔ)陣列的模塊，但是當(dāng)外部數(shù)據(jù)進(jìn)入存儲(chǔ)器后，控制邏輯模塊需要一定的時(shí)間準(zhǔn)備并產(chǎn)生相應(yīng)的時(shí)序控制信號(hào)后，才能將數(shù)據(jù)寫入存儲(chǔ)陣列。所以由于以上因素，必須有一個(gè)數(shù)據(jù)通路來暫存數(shù)據(jù)，并且可能不止需要一個(gè)數(shù)據(jù)鎖存器（圖 2-7 中只畫出一個(gè)）。對(duì)于地址鎖存而言，原理跟數(shù)據(jù)鎖存類似，在地址信號(hào)進(jìn)入存儲(chǔ)器內(nèi)部后，需要等待控制邏輯做出相應(yīng)，地址信號(hào)才能傳導(dǎo)至譯碼模塊，所以需要一個(gè)地址鎖存器來作為地址緩存，防止存儲(chǔ)器發(fā)生錯(cuò)誤。 

以上介紹的便是鐵電存儲(chǔ)器所必需的基本電路架構(gòu)，這些電路模塊是鐵電存儲(chǔ)器設(shè)計(jì)中的基礎(chǔ)模塊。但是由于鐵電存儲(chǔ)器所使用的鐵電電容，相較于其他類型的存儲(chǔ)器具有一定的特殊性，我們需要考慮鐵電存儲(chǔ)器本身的特點(diǎn)，加入其他的輔助電路，以使鐵電存儲(chǔ)器高效、正確的運(yùn)行。